DEC. 1985 SRV-2000

SRV-2000 SERVICE NOTES First Edition

SPECIFICATIONS

Input Level

: +4dBm -20dBm 56K Ω

Less than 0.03% (Reverb)

Reverb Mode: 0 to 160ms

Non-linear Mode: 0 to 120ms

Input Impedance **Output Level**

+4dBm (max. +18dBm) -20dBm (max, -5dBm) 100Ω (+4dBm)

Output Impedance 650Ω (-20dBm) **AD-DA Conversion** : 16 bit linear

: 10Hz to 50kHz +0 dB (Direct) Frequency

Response

: 30Hz to 10kHz + 1 dB (Reverb) S/N Ratio (IHF A) at Rated 95dB (Direct) Input/Output 80dB (Reverb) 105dB (Direct) Dynamic Range 90dB (Reverb) Less than 0.01% (Direct)

Total Harmonic Distortion (1kHz at Rated Input/Output)

Pre-Delay Time

Reverb Time Reverb Mode: 0.1 to 99s Non-linear Mode: -0.9 to 99s **HF Damp Control Gate Time Reverb Selection**

Equalizer Low

Middle

High

Power Consumption Dimensions

Weight Accessories 10 to 450ms Plate A, B (2 stages) Hall 15 to 37 (5 stages) Room 0.3 to 37 (8 stages)

x 0.05 to x 1.00

Band width 40Hz to 1kHz Boost/Cut +12dB to -24dB Band width 250Hz to 9.99kHz

Boost/Cut +12dB to -24dB 0.2 to 9 : Band width 800Hz to 9.99kHz


+12dB to -24dB

Ω 0.2 to 9 : 37W

Boost/Cut

482(W) x 47(H) x 362(D)mm/ 19" x 1 7/8" x 14 1/4" 19" Rack Mount (EIA-1U)

5.2kg/11lb. 8 oz Connection Cord x 2







TABLE OF CONTENTS	目次	Page
EXPLODED VIEW	分解図	2
PARTS LIST	パーツ・リスト	3
CHANGE INFORMATION	変更案内	4
CIRCUIT DESCRIPTION	回路解説	5
CHECKING AND ADJUSTMENT	点検及び調整	9
BLOCK DIAGRAM	ブロック図	11
SWITCH BOARD	スイッチ・ボード	12
DIGITAL MAIN BOARD	ディジタル・メイン・ボード	14
ANALOG BOARD	アナログ・ボード	16
GATE ARRAY BOARD	ゲート・アレイ・ボード	18

Printed in Japan



分解図部品一覧

2 3 4 5 6 7 8 9 10 11 12 13 14 15	Button Assembly Button Assembly Button Assembly Button Assembly Button black Fluorescent Display FIP20B6R Switch Board Joint A Front Chassis Locking Card Spacer	コ表ツマスポリス 10ヶ橋 ヤードール を	(2221047501) (2221073900) (2247025900) (2224010400) (7412613002) (2247093100) (2247091700) (2247091700) (2247024000) (15029715) (7412612006) (2215040500) (2281049501) (12199557)	17 18 19 20 21 22 23 24 25 26 27 28 29 30 31	Joint C Connection Rod Joint B Analog Board Rack Angle Top Cover Digital Main Board Button white Knob 10mm dia. blue VR Holder Shield Chasis Gate Array Board Battery Board PCB Holder Heatsink	ジョイト C 連結イント B ジョナーク・ド B フナーク・バー・ド ラッ面 ジョー・バー・バー・ボタマドロ 10 ∳ 青 ホーイー ド・アール・ド・アール・ド・アール・ボーー・ボルー・ボルシゲー・ボルシゲート・ダクヒートシ	(2215040600) (2214020700) (2215040200) (7412611000) (2212050900) (2202027200) (7412608000) (12470514) (2247026200) (2219072800) (2219072800) (2281049600) (7412610005) (2292025400) (2219082000) (2219082000) (2246013200)	32 33 34 35 36 37 38 39 40 41 42 43	Stay L Stay R Rear Panel Power Supply Board Spacer Bottom Cover AC cord 100V 117V 220V 240VE 240VA Line Cord Strain Relief 1702 Holder Transformer 110/117V 220/240V Cord Bushing 13V4801 Rubber foot	ステーL ステーR 背面パネル 電源ボード スペーサ ACコード ACコード B ACコード トランス コード エルシュス コード	(2214010600) (2214010500) (221047601) (7412606000) (2216032200) (2202027301) (13439801Y0) (1343983700) (13439807H0) (13439807H0) (1343980800) (12369410) (2219078401) (2245042100) (2245042000)
--	--	-----------------------	--	--	---	--	--	--	---	--	---

DEC. 1985

PARTS LIST パーツ・リスト

CASING			
2202027200	Top Cover		
2202027301	Bottom Cover		
2212050900	Rack Mount Angle		
2219076500	Holder		Switch board
2221047501	Control Panel		
2221047601	Rear Panel		
2221073900	Display Panel		
2281049501	Front Chassis		
2281049600	Shield Chassis		DAT ANOT
2219077800	VR Holder #219-778		BALANCI
2246013100	Heatsink #131		Analog board
2246013200	Heatsink #132		Digital Main board
15029715	FIP20B6R		Fluorescent Display FIP Display
2226036300	Cushion #363		Analog board
2214010600	Stay L		Power Transformer
2214010500	Stay R	I-shapad	Analog, Digital board
2219075700	Holder #757	L-shaped	AC core
2219078401	Holder	Wada Indiantan	lower
2219076600	LED Holder #766	Mode Indicator	
22190 7 6700 223503 13 00	LED Holder #767 Base #313	Mode Indicator Foot (square mat)	upper
		root (square mac)	
KNOB, BUTT 2247026200	ON Knob	blu	BALANCE
2247025200	Knob	orn	INPUT ATT
2247023900	Button	b1k	BYPASS, POWER
12470514	Button	wht	UNIGAIN
2247061800	Button		COPY
2247061800	Burron		WRITE
2247061900	Button		REVERB/NON LINEAR
2247062100	Button		EQUALIZE
2247062200	Button		MID
2247062300	Button		ROOM SIMULATE
2247062400	Button 1		MEMORY NO.
2247062500	Button 2		PRE DELAY
2247062600	Button 3		REV TIME
2247062700	Button 4		HF DAME
2247062800	Button 5		REV SEL
2247061700	Button 6		OUTPUT
SWITCH			
13129124	SDDGA-3052A		POWER
13129358	SUF-12		UNIGAIN
13129354	SUE-12		BYPASS
13169621 12439212	SKEFAF 009A LR2A05-B	Relay	Switch board MUTE
12439212	LKZAOJ-B	Relay	110 20
SOCKET 13429626	M-S2	DIN	MIDI
13449255	HLJ-4306-01-030	Jack	OUTPUT A, E
13449133	HLJ-0521-01-110	Jack	rear
TRANSFORM	1ER		
22450421N0 22450420D0			100/117V 220/240V
COIL 12449251	LC-15	DC/DC Converter	
12449229	FKOB160MH15	Choke Coil	Power supply board
PCB	District Made De 1	(DOD 2202017702)	
7412608000	Digital Main Board	(PCB 2292017702) (PCB 2292017202)	
7412611000	Analog Board	(PCB 2292017202) (PCB 2292017500)	
7412612000 7412613000	Switch Board Volume Board	(PCB 2292017300) (PCB 2292017301)	
7412606000	Power Supply Board FUSES, FUSE LABELS		
	SPECIFY MODEL AND I		
2292025400	Battery board	(PCB 7412614000)	
7412610005	Gate Array Board	(PCB 2292017601)	
		t w i mm a w	INPUT ATT
			-15V supply +15V level
			level meter
		CT THUNE I	BALANCE
10203101	PMVIONL 70141		DALANCE
POTENTIOM! 13219379 13299121 13299113 13299102 13239101	ETER EVH-LOAS25B14 H1501A005-470B H1051A011-4R7KB EVT-R4SA00B15 EWKIUAP20147	trimmer trimmer trimmer	-15V su +15V l level π

ıc				
<u>IC</u> Digital IC			(7.1	
15169515	TC74HC00P	Quad 2-input NAND gate	(74HC (74HC	
15169514 15169117H0	TC74HC04P HD7407P	HEX inverters HEX O.C. buffers (LED Drive		
1516933940		Quad 2-input OR gate		
1516932240	HD74LS174P	Dual D-flip flop		
15169517	74F04	HEX inverters	(F type	
15169518 15169519	74F32 74F74	Quad 2-input NOR gate Dual D-flip flop	(F type (F type	
15169521	74F139	Dual 2-line to 4 line deco		
15179210	HD63B03XP	CPU	(63B03X	
15179211	HD63B50P	ACIA	(63B50	
15179201	μPD7537C014	CPU (FIP driver)	(this type	only
15179690	MBM27128-20	128K P-ROM (program A)	Digital	boar
15179711	MBM27128-20	128K P-ROM (program B)	Digital	
	The 256K-bit ROM b	elow contains both programs	A and B and C	an be
or	See "CHANGE INFORM	ion for a set of the above '	LWO 120K-DIL K	oris.
15179727	MBM27C256-20-727		(program	A & B
15179687	MB7116E	2K P-ROM C	Gate Array	boar
15179691	MB7124E	4K P-ROM A	Gate Array	
15179712	MB7124EM-G-712	4K P-ROM B	Gate Array	boar
15179346	MB8149-45	4K N-MOS	Gate Array	baore
or 15179356	HM6148HP-45	4K S-RAM access	time less than	n 45m:
15179347	MB8416A-12LP-SK-G	SK type	time less than only Digital	board
15179 3 52	TC-5517APL-2		time less than type Digital	
15179345	M5M4416-12	16K D-RAM selected	-y F	
15229712	PC900	Photo coupler		
15229831 15229832	MB61VH114 MB60VH127	Gate array Gate array		
15229833	MB60VH128	Gate array		
Analog IC	WT001 F	0		
15159513 15189102	HI201-5 NJM4558DD	Quad analog switch OP amp		
15189514	M5218P	OP amp		
	NE5532P	OP amp		
15189111J1	NJM311D	Comparators	•	
15199109N0	μA78L05	Three terminal voltage regularity		
15199106F0 15219116	μA7805 IR2E02	LED LEVEL METER driver	IIacoi	
15219154	PCM53JP-I	D/A converter		
2244025800	AFL89WB10250C5	Low pass filter (HI-brid IC	C)	
or	A TOT G OT TO 1 0 2 E 0 0 0	Low pass filter (HI-brid IC	7)	
2244025700	AFL89WB10250C8	See CHANGE INFORMATION	-)	
TRANSISTOR 15119108	2SA798-G			
15119113	2SA1015-GR			
15119125	2SA1115-28-F			
15119701	2SA968-Y			
15119806	2SB596-0			
15129107 15129114	2SC945Q 2SC1815-GR			
15129114	2SC1583-F			
15129137	2SC2603-28-F			
15129303	2SD1207S			
15129704 15139106	2SC2238-Y or GR 2SK117-GR	FET		
15139100	2SK389-GR	FET		
DIODE	10100 pw1 tm/			
15019124 15019125	1S188FM1-UB4 1S133			
15019125	1S133T			
15019143	1SS116			
15019149	1SS115			
15019209 15019216	S5500G GM3Z			
15019216	W-02	Rectifier bridge		
15019270	10DF1	_		
15019405	MTZ5.6B	Zener		
15019410	MTZ9.1C	Zener		
15019411 15019652	MTZ15C RD5.6E	Zener Zener		
15019552	RD33EB4	Zener		
15029135	GL-9NG2	LED grn		
15029147	GL-9HD2	LED red		
15029152 15029132	GL-9HD12 SLB-26UR5F	LED red LED red		
15029152	SLB-26GG5F	LED grn		
15029159	SLB-26YYHL	LED yel		

RESISTOR						
13719905	FTR-25S HIFI 5%					
13719907	FIR-25S HIFI 5%					
13719903	FTR-25S HIFI 5%					
13719904	FTR-25S HIFI 5%					
13719908	FTR-25S HIFI 5%	1/4W Z/K				
CAPACITOR	700 Plw(00.77	(000 F	(0. 1	0 1 11	A1	1
13589318	ECQ-P1H682JZ	6800 p F	(Sampi	e & hold)	Analog	
13529104	DE7150F472MVA1	1.00.17	1617		Power supply	board
13619951	204M1602-106MB	10μF	16V			
13639664	ECEA63T4R7B125	4.7μF	63V 10V			
13639292 13629141	ECEA10T101-125 PHILIPS 1225109	100µF 10µF	16V			
OSCILLATOR	1					
12389738	CSB400P	Resona	tor		Switch	
12389803	HC-18/U 8MHz	X'tal			Digital Main	
12389808	HC-18/U 62MHz	X'tal			Gate Array	board
FUSE					100	/1177
12559356	SGC-1A					/1170
12559358	SGC-3A					/1170
12559509	CEE T315mA					/240
12559510	CEE T400mA					/240V
12559514	CEE T2.OA				220	/240V
CONNECTOR	Wiring Assy 9P 2	5mm nito	h 80mm	CN6 (Analog - Digital b	oard)
2341049900	Wiring Assy 7P 2				Analog - Digital t Analog - Digital t	
2341050000						
2341051500	Wiring Assy 7P 2				e Array - Analog b e Array - Analog b	
2341051600 2341051700	Wiring Assy 8P 2 Wiring Assy 10P				e Array - Analog b	
2341051700	Wiring Assy 10P	•		CNS (Gate	Array - Digital b	nard
2341051000	Wiring Assy 5P 2			CN10 (Switch - Digital b	oard)
2341052000	Wiring Assy 6P 2				Switch - Digital b	
2341053100	Wiring Assy 7P 2				Switch - Digital b	
2341053300	Wiring Assy 9P 2				Switch - Digital b	
2341052800	Wiring Assy 3P 2				(Volume - Analog b	
2341053200	Wiring Assy 8P 2				(Volume - Analog b	
13439121	Housing 5045-052				CN10 (Digital b	
13439122	Housing 5045-064				CN9 (Digital b	
13439123	Housing 5045-074			CN12	(Digital), CN7 (Ar	
13439125	Housing 5045-094				(Digital), CN6 (Ar	
13439119	Housing 5045-034				CN2 (Analog b	
13439124	Housing 5045-08				CN1 (Analog b	oard)
13439296	Plug Wafer IL-S-		F		CN5 (Gate Array h	oard)
13439297	Plug Wafer IL-S-	-8P-S2T2-E	F		CN4 (Gate Array b	oard)
13439298	Plug Wafer IL-S-	-10P-S2T2-	EF	CN3,	CN8 (Gate Array b	oard)
MISCELLANI						
2214020700	Connection Rod Sleeve #402				POWER, E	SYPASS roc
2215040200					1	uttor
2215040500	Sleeve #405				sleeve #405	
	Sleeve #406	1 4 4 6 4	Da++a	****	Sieeve #40.	, 100
12569111	CR-1/3N 3V		m Batte			(b1k)
12199557	KGLS-8R		g Card g Card			(wht)
12199559	KGPS-8R		ushing	Spacer		(WIIC)
12369510	BU-2	COLU	usning		TNPI	T AT
2224010400 12199552	Switch Mask UF0005-02	Fuse H	older		1111	
13429531	DICF-T28AS-E		ket 28P			
12399501	BL02RN2-R62	EMI Fi			Gate Array	board
13529105	DSS-310	EMI Fi			oute milay	bourt
13529105	BNP002	EMI Fi				
2219082000	PCB Holder	TELL E.I.	*		Battery	board
2219082000	Spacer				Power Supply	
2225023400	Shield Sheet	L-shap	eđ		OUTPUT	
		2 Shap				socket
2219075800	HOLDER	•			DIN s	socke

CHANGE INFORMATION LOW PASS FILTER

Analog Board

Two kinds of ICs have been employed for LPFs but the later one superseded the former for providing better quality reverb as shown below.

変更案内

ローパス・フィルタ アナログ基板

LPFには2種類のICが使用されていたが、単一品種に統

EFF SN	LPF 1	LPF 2, LPF 3	ASSOCIATED CHANGE
	AFL89WB	10250 C5	
563400	AFL89WB10250 C8	AFL89WB10250 C5	R47 : 3.3k to 4.7k R48 : 68k to 100k
576700	AFL89WB	10250 C8	

NOTES

LPF 2 and LPF 3 must be of the same version for better reverb sound balance.

Replacing LPF 1 of 250C5 version with 250C8 requires the value change of R47 and R48.

TRANSISTORS Analog Board

O55: 2SA1115F to 2SA1015Y Q57: 2SC2603F to 2SC1815Y

This change also contributes to have a high quality reverberation.

RAMs

Gate Array Board

IC503 - IC506

MB8149-45 N-MOS to compatible C-MOS HM6148HP-

To reduce heat generation.

ROM

Digital Board

IC307 (early products only) and IC308 Besides program updates, ROM chips are changed. Use of the latest ROM is recommended for not only to have less heat dissipation but also to have an improved program.

注

音のバランスを保つ為、LPF.2とLPF.3には同一品種を 用いる必要がある。LPF.1を250C5から250C8へ変更 したい場合には、R47、R48を表中の指示値に変更する。

トランジスタ アナログ基板

英文欄参照。リバーブ音の音質改善のため。

RAM ゲート・アレイ基板

IC 503~IC 506

発熱を低くするため、N-MOS MB8149-45から、C-MOS HM 6148HP-45 へ変更。互換性はあり。

ROM ディジタル基板

IC307 (初期製品のみ)および IC308 プログラムのバージョンアップ以外に ROM チップ自体の変 更も行なわれています (ハード上の改善および発熱低減等)。 注:チップ自体は互換性があります。表中の説明参照。

Compatible except for software update.

EFF SN	N IC307	IC308	NOTE
	MBM27128-20 (15179690)	MB27128-20 (15179711)	128k bit each
599400 +5 A15 A14	Vc +5Vc 16 16	MBM27256-20 (15179725) PROM Jumper J30 27128 x 2 OPE 27256 x 1 SHO	基板パターンは変更なし。互換性があるので N SHORT IC307とIC308を1個のMB27256-20と交換
601200)		256k bit C-MOS For low dissipation

SRV-2000 **DEC. 1985**

ROM Version 1.5 - - - - Released Oct. 1985

This revision incorporates updates that cure the following problems.

- . Distortion at lower amplitude during a long hour operation.
- No display upon power ON - with COPY, RE-VERB/ NON LINEAR, WRITE and EQUALIZER being pressed simultaneously.
- . Misdisplay when mode is changed to INFINITE via foot switch while parameters are shifted on the panel.
- Drop of edit point while manuplating COPY and MEMORY NO. kevs.
- . No "OMNI ON" display.
- . In Receiving MIDI Exclusive Messages Misdisplay of PRE DELAY TIME between 100 and 109ms (e.g. 108 = 1.8).
 - Display does not correspond to MIDI BLD parameter changes.
 - Ignores the parameters followed by no EOX (F7). Ignores a part of exclusive messages when a previous exclusive message lacked EOX.
 - ROM version 1.2 indicates an error message **MIDI EX ERR**.
- . In DELAY (TEST) mode. Discrepancy between a set and an actual time delay. See "CHECKING and ADJUSTING".

ROMバージョン

昭和60年10月現在における最新バージョンは Ver.1.5 であって下記の諸点が改善されています。

- ・長時間使用時における低レベル信号の歪
- 多数のボタン・スイッチを押しながら電源を入れた場合 ディスプレイが無表示となる
- パラメータをボタン操作で変えながらフットフィッチで INFINITEへ切換えた際のディスプレイ表示不一致
- COPY および ME MORY ん 操作時のエディット・ポイ ント無表示
- OMN I ON 無表示
- ・MIDI エクスクルーシブ・メッセージ受信時 PRE DELAYタイム表示不一致 BLD パラメータの表示不一致 EOX(F7)の欠落したメッセージ内のパラメー タの認識不能および、エクスクルーシブ・メッセ ージの完全受信不能(Ver.1·2 では ** MIDI EX ERR **を表示することがある)
- ・テストモード(ディレイ・モード)時のディレイタイム **—— 表示不一致**

(点検および調整の項参照)

CIRCUIT DESCRIPTIONS

GENERAL DESCRIPTION

An audio signal fed into analog board is preprocessed for digitalization before A/D conversion. The digital data is sent to SAR in gate array board via comparator in the serial format. Reverbrations derived from these digital audio data are all processed based on parameters supplied by the CPU --- also in digital format. The stages in the gate array work on arithmetic operation to provide all aspects of reverb sound such as reverb time, envelope, frequency response and amplitude. The resultant reverb is returned back to analog board in digital format where it is reconstituted to analog form, then divided into channels A and B in time sharing. The Gate Array Board is actually a Digital Signal Processor (DSP). The operation of DSP is hard to describe since processing speed is rather fast to distinguish one signal from the others presenting on the same bus as they are directed by the complicated software.


回路解説

概論

アナログ・ボードに入力されたオーディオ信号は、ディジタル化に必要な前処理を受けた後、A/Dコンバータでディジタル信号に交換され、数値データとしてゲートアレイボードへシリアル形式で転送されます。

ゲートアレイボート内では、このディジタルデータからリバーブ音を作り出すのに必要な処理、すなわちリバーブのディケイ・タイム、エンベロープ、周波数特性等を全て数値演算に基づいて行ないます。この為に必要なパラメータの詳細はディジタル・メインボードの CPU から送られて来ます。

リバーブ音データはディジタルデータのままでアナログボードへ戻され、ここでアナログ信号に再変換された後、時分割方式でAチャンネルとBチャンネルにふり分けられます。以下各部の説明に入りますが、ゲートアレイ・ボードについては以下の理由から詳細は省略してあります。即ち、ゲートアレイボードは機能的にはDSP(ディジタル・シグナル・プロセッサ)として動作しますが、1)音声信号に対するソフトウエアの処理が複雑、2)処理スピードが速く観察が難しい、3)信号経路が複雑、等です。



DETAILED DESCRIPTION


詳細

SWITCH BOARD スイッチ・ボード

SWITCH MATRIX

	KEY OUT 1	KEY OUT 2	KEY OUT 3	KEY OUT 4	KEY OUT 5
KEY IN 1	MIDI	СОРҮ	REV TIME DOWN	REV SEL DOWN	
KEY IN 2	ROOM SIMULATE	REVERB/ NONLINEAR	REV TIME UP	REV SEL UP	
KEY IN 3	MEMORY NO UP	WRITE	PRE DELAY DOWN	HF DAMP DOWN	OUTPUT DOWN
KEY IN 4	MEMORY NO DOWN	EQUALIZER	PRE DELAY UP	HF DAMP UP	OUTPUT UP

SWITCH SCANNING TIMING CHART



ANALOG BOARD

Head Amp Q63-Q66

The gain is estimated from the equation R200/R201 +1. The designed gain is 2.

Filter Driver Q12-Q17

Conditions the signal for matching low input impedance of LPF-1 while amplifying by 21 (R48/R47).

Low Pass Filter LPF-1

Rolls off high frequencies to prevent aliasing from occuring in sampling.

* Aliasing — The introduction of error into the Fourier analysis of a discrete sampling of continuos data when components with frequencies too great to be analyzed with the sampling interval being used contribute to the amplitudes of lower-frequency components. The significant effect in the digital reverb system being audible of beat sounds when the audio input has frequency components higher than one half the sampling frequency.

Version change took place on LPF-1 with accompanying resistor value changes (R47, R48) for better tonality. See CHANGE INFORMATION.

Preemphasis Q4—Q11

Boots hights to minimize quantization noise. Gain 1.77 at 1kHz and 3.66 at 10kHz.

アナログ・ボード

ヘッド・アンプ Q63~Q66

増巾度は R200 + 1 の式から求められ約2倍

フィルタ・ドライバ Q12~Q17


入力信号を低インピーダンス化するとともに、21倍増巾します。

ローパス・フィルタ LPF1

ェイリアシングェラー防上用で、カットオフ周波数は 10.25 KHz です。エイリアシングとは、オーディオ信号の周波数がサンプリング周波数の $\frac{1}{2}$ 以上になると発生し、ビート音を生じます。音質向上の為 LPF1(およびLPF2、LPF3) が段階的に変更されています。関連抵抗 (R47,R48) の変更もあり、この値が音質に影響しますから、交換の際は「変更案内」を参照して下さい。

プリエンファシス Q4~Q11

八力信号の高域部分をブーストし、量子化ノイズを低減し ます。




INPUT ATT : 0dB UNIGAIN : -20dBm INPUT Signal : 200mVp-p

Square

5

A/D And D/A Converters

Analog to Digital Converter (ADC) consists of S/H, digital to analog converter (DAC), comparator and successive approximation register (SAR -- gate array board). DAC is timeshared by both A/D converstion (for getting digital equivalent of input audio) and D/A conversion (for recovery of input signal as a reverb). Switching between A/D and D/A is accomplished by various analog switches which gate on or off on a low MTA or MTB respectively, to connect or disconnect signal path to allow only necessary signal(s) to enter the correct stage. In the following, functions of A/D, D/A and associated circuitry are described mainly with the aid of charts, photos and diagrams.




IC6 PCM53

Pin No.	PCM53KP-1, PCM53JP-1
1	Bit 1 (MSB)
2	Bit 1
3	Bit 3
4	Bit 4
5	Bit 5
6	Bit 6
7	Bit 7
2 3 4 5 6 7 8 9	Bit 8
	Bit 9
10	Bit 10
11	Bit 11
12	Bit 12
13	Bit 13
14	Bit 14
15	Bit 15
16	Bit 16 (LSB)
17	R1 ($10k\Omega \pm 30\%$)
18	V DD
19	-V CC
20	Common
21	I OUT, ±1mA ±30% (Audio Output)
22	Test Point
23	+V CC
24	Reference Out (+6.3V)


A/D および D/Aコンバータ

ADC (A/D コンバータ)は、S/H、DAC (D/A コンバータ)、コンパレータおよび SAR の組合せです。DAC は音声入力信号のディジタル化、およびディジタル処理されたリバーブデータのアナログ化の両方向に使用されます(タイムシェアリング)。

A/Dおよび D/Aの時の回路構成を下図に示します。この回路構成の切換は MTA、MTB のタイミングで行なわれます。 以下、タイミングチャートや写真を主に説明を進めます。




CONNECTION DIAGRAM



SRV-2000 DEC. 1985

TIMING CHART タイミング・チャート



Analog to Digital Converter (ADC)

The sampled audio signal is connected through 10k ohms to IC6's internal current source which delivers a current, varying the amount according to 16 bit data coming from SAR of gate array board.

Being a successive approximation register, SAR first sets MSB which causes the IC6 internal resistor 10k ohms to develope a certain voltage. If the voltage exceeds 0 volts, comparator output resets the MSB. The procedure is repeated for the remaining bits (and combinations of bits). The final status of SAR causes IC6 to have 0 volts at pin 21, also representing digital equivalent of the amplitude of the sampled audio signal to be processed in the subsequent circuits in gate array board.

Digital to Analog Converter (DAC) IC6

The digital audio signal, after having obtained reverb characteristics, must be reconstituted to analog form. This is manipulated by D/A converter back at analog board. IC6 outputs in a voltage form at pin 17 and in a current form at pin 21 (the current ranges from -1mA to +1mA). So there is a need to convert the pin 21 output to voltage form. This is done by I/V converter.

I/V Converter Q38—Q44

This stage converts the input current to voltage lineally with the ratio of -4.5V at +1mA and +4.5V at -1mA. Since gate array generates dual reverb from single sound, I/V converter outputs are separated into CH A and CH B at IC2c and IC2d, respectively at different timing.

LPF-2, LPF-3

Cut off frequency is 10.25kHz: same as that of LPF-1. Like LPF-1, these two filter chips are also changed. See CHANGE INFORMATION when replacing.

A/Dコンバータ

左図に示すように、S/H されたオーディオ信号は IC6 の内部電流源に接続されています。本回路は逐次比較方式であって、SAR からの出力が MSB から順次 S/H 出力信号と比較されて行きます。具体的には、S/H から IC6 の電流源(SAR からの 16 ビットデータに応じて変化する)へ流れ込む電流によって生じるR (10K)の電圧降下が最終的には 0V となるようにコンパレータがリセット、セット信号をSARへ送って行きます。

D/Aコンバータ

ゲート・アレイ基板において完全なリバーブ音に処理されたオーディオ信号は、16 ビットデータとして D/A コンバータ出力は 17 番ピンでは電圧ですが、21 番ピンでは電流ですので次段の I/V コンバータにより電圧へ変換されます。なお、出力電流の範囲は $\pm 1mA$ です。


I/Vコンバータ Q38~Q44

電流入力を電圧へ直線的に変換します。変換率は+1mAで4.5V、-1mAで+4.5Vです。D/AコンバータからはリバーブがCHA、CHBと交互に出力されますので、I/Vコンバータの出力側でSAHA、SAHBによってO離されます。

LPF2, LPF3

カットオフ周波数はLPF1と同じく $10.25\,\mathrm{KHz}$ です。 LPF1も含め変更がありましたので、 修理・交換の際は 「変更案内」を参照して下さい。

(



Mixer Q50-Q54, Q45-Q49

Combines the direct and reverb signals in proportion to the BALANCE (VR5) setting.

The gain of this stage varies with UNIGAIN settings.

With UNIGAIN set at +4dBm:

Direct signal R151/R150 (R134/R133) = 3.7 Reverb signal R151/R130 (R134/R129) = 3

With UNIGAIN set at -20dBm:

Direct signal $\frac{R151+R152}{R151 \times R152}/R150$ or $\frac{R134+R135}{R134 \times R135}/R133 = 1.3$

Reverb Signal $\frac{R151+R152}{R151 \times R152}/R130$ or $\frac{R134+R135}{R134 \times R135}/R129 = 1.1$

Direct Amp Q59-Q62

Inverts the direct signal with a gain 4.66.

Level LED Driver IC1, IC3, IC11 and Q1

Ladder resistors connecting to 7 comparators provide reference voltages for each (+) input of comparators. The voltages are supplied from internal source and are in VU steps.

When the voltage on (-) pin of a comparator exceeds (+) input, the comparator turns the constant current source on, enabling the LED to be driven.

ミキサー Q50~Q54, Q45~Q49

バランス・ボリウムの設定に応じた比率で、ダイレクト音 とリバーブ音を増巾します。 UNIGAIN の位置によって 異なります。

左の式を参照して下さい。


ダイレクト・アンプ


h a gain 4.66. 反転増巾回路で増巾度は 4.66

IC1内部には7個のコンパレータが内臓されています。 それぞれのコンパレータには、各ステップに対応したIC 内臓の基準電圧がVUステップで印加されています。 これらの基準電圧とコンパレータの入力に加えられた入力 DC電圧との比較を行い、入力DC電圧の方が内部の基準 電圧より高くなった場合には、コンパレータ出力に接続された定電流ドライバ出力がオンとなり、LEDを駆動します。

レベルLEDドライバ IC1,IC3,IC11,Q1

IR-2E02 7-SEGMENT DRIVER






VREG reference voltage output

IRA current setting 1
IRB current setting 2
SO signal detect out

A, B, C constant current sources

SRV-2000 DEC. 1985



DIGITAL BOARD

ROM IC307 (early products only) and IC308

The operation program is shared with two 128k-bit ROMs (ROM A and ROM B) in early products.

Later it is written into one 256k-bit ROM IC308.

See "CHANGE INFORMATION" for compatibility when replacing.

RAM IC305

To have its memory intact during power OFF, its CS is pulled high upon power down and remains high until the next power up while Vcc draws current from the backup battery.

RESET Q307, Q308, IC304

ディジタル・ボード


ROM IC307(初期製品のみ), IC308

初期製品では 128 K バイトの ROM IC が 2 個されていましたが、 256 K バイトの ROM 1 個使用に変更されました。 修理および交換の際は「変更案内」を参照して下さい。

RAM IC305

電源がオフされると、この I Cの Vcc へはバックアップ. バッテリから 3 Vが供給されます。一方 CS端子はプルアップ 状態となるので、メモリの内容が譲されることはありません。

リセット Q307,Q308,IC304



8

DEC. 1985

DIGITAL MAIN BOARD ディジタル・メインボード

CPU Pin Function

DESIGNATION	PIN	DESCRIPTION
RES	6	Must be at low level for more than 20ms after +5V is applied to pin 33 (Vcc) Vcc に+5Vが印加された後、最低 20ミリ秒はローレベルに設定されている必要があります。
P20	9	Must be kept pulled down
P21	10	Normally low. Becomes high upon receiving INFINITE ON via JK-303.
P22	11	Outputs serial clocks to FIP driver IC601 (Switch Board) at bit/8µs rate and to Gate Array a bit/1µs rate. Switching between two destinations is made by P67 output at IC311 c and d. Noises on this line can fake clocks, causing gate array to skip or miss data being sent via P24. The CPU will detect failure data receiving through P51 and stop transmission and generate mut signal. Refer to function on Ports 24, 51, 65 and 66. FIPドライドおよびゲート・アレイ・ボードへのシリアル・クロック出力端子。出力先の切換えはP6からの信号によって行なわれます。この信号ラインに雑音が乗ると、ゲート・アレイ側でのデータ受付
		た異常が生じ、正常なリバーブ音が作られません。この為、CPUはゲート・アレイ向けデータ転送の
		時停止、リバーブ音のミュート等の処理をとります。これにはP24、P51、P65、P66 端子の機能
		が関連しています。それぞれの端子説明を参照して下さい。
P23	12	Normally low. Becomes high upon receiving ADD ON via JK-302.
	13	Delivers serial data to FIP driver and Gate Array. Shutdown may occur if gate array cannot receiv
P24/TX	13	the previous data correctly. See P51 function. EIPドライバおよびゲートアレイへのシリアルデータ出力端子。
		P22ーゲート・アレイ間の信号ラインにノイズが混入した場合、この端子からゲート・アレイ向けの
		ータは一時的に停止されます。 P51 機能参照。
P25	14	Normally low and high when EFFECT ON is fed via JK-301.
P26	15	Normally low. High when PRESET UP is fed from JK-5.
P27	16	Normally low and becomes high when PRESET DOWN is applied via JK-4.
P50/IRQ1	17	Accepts MIDI interruption signal. The INT is made active low when MIDI IN data latch IC30 has received MIDI data.
		MIDI 割込み入力端子
		IC309がMIDI信号を受付けた時ローベルにします。
P51/IRQ2	18	Input for TXEN which is pulled high when Gate Array is ready to accept serial data from CPL Gate array interleaves a negative going pulse between adjacent data. Noises on P22/SLCK lir will allow gate array to send the pulse at out of timing, signaling the CPU of failure data receing and requesting temporal data ceasing. Refer to functions on P24, P65 and P66. TXEN 入力端子
		ゲート・アレイは受信可能時、このラインをハイレベルにします。連続してデータが転送されている
		合には、ゲート・アレイがデータの区分ごとに一瞬ローベルにします。 P22 よりの SLCK ラインにノ
		ズが混入した場合、ゲート・アレイがローベルにするタイミングとデータ区分が一致しなくなります
		CPUはこの不一致を確認すると、ソフトウェアをリセットし、 P24 からのゲート・アレイ向けのデ
		タをストップするとともに、ミュート信号やゲート・アレイリセット信号を発生します。P65、P66
		能說明参照。
P54	21	Reads status of switches on Switch Board
P57	24	スイッチボードのマトリクスからのスイッチ・データ入力端子
P60	2 5	Routes switch scanning signals to Switch Board
P64	29	スイッチボードのマトリクスへのスイッチ・スキャニング信号出力端子
P65	30	Normally high and goes low in an emergency such as power failure, execceive noise introdution or abnormal reverb sound. This low is sent to analog board as a MUTE, to inhibit noise sound from becoming audible.
		この端子がローになると、アナログ・ボードのミュート・リレーがオフとなり、不要信号が出力され
		のを防ぎます。
P66	31	Normally high. Resets the Gate Array with a low signal upon power-on or whenever abnorm condition takes place 電源オン時および異常発生時にはローとなり、ゲート・アレイをリセットします。
P67	32	Selects the route of serial clock from P22/SLCK: high — FIP driver; low — gate array
• •		P 22 よりの信号の転送先を決めます。

CHECKING AND ADJUSTMENT

1. DC VOLTAGES

Before conducting any electrical checking, adjustment and troubleshooting, first chack the following DC supplies and adjust as necessary.

点検および調整

1.DC電圧

電気的な点検、調整、修理を行なう前には、まず下記 電圧をチェックし、必要に応じて調整して下さい。

PCB	TEST POINT	VOLTAGES	ACTION	NOTES
Analog	Dll cathode	+15.5 ± 0.5V	adj VR4	positive and negative voltages must be balanced within 0.2V
Analog	D10 anode	-15.5 ± 0.5V	adj VR3	+15Vと-15Vの差は絶対値で0.2以下のこと
Analog	CN5 pin 36	+5 ± 0.5V	check	
Analog	CN6 pin 40	+11 ± 2V	check	
Digital	Battery	above 3V	check	with power OFF

TEST PROGRAM --- DELAY MODE ---

The test program contained in SRV-2000, once executed, puts the unit into DELAY mode for check and adjustment purpose, generating single delay sound.

ENTERING DELAY MODE

While holding down WRITE, REVERB/NON LINEAR and ROOM SIMULATE, turn the power ON.

DISPLAY

The display will show ** SRV-2000 ** , then ***** DELAY *****.

テストプログラム ーディレイ・モードー

SRV-2000にはテストプログラムが内臓されています。 このプログラムが走ると SRV-2000 はテスト専用の "ディレイモード"となり、シングルディレイ音が出力される ようになります。

ディレイモードへの移行

WRITE. REVERB/NON LINEAR および ROOM SIMULATEのボタンを同時に押しながら電源スイッチを入れます。

ディスプレイ

** SRV-2000 **、引き続いて**** DELAY* ****が表示されます。



PARAMETERS

During DELAY mode parameters of NON LINEAR serve as parameters of DELAY, substituting for as follows:

パラメータ

ディレイモード(テストモード)中はNON LINEAR のパラメータが下の表の様に変ります。イコライザーの働きは通常モードの時と同じです。その他のパラメータは無効となります。残りのボタンの機能も通常モードと同じです。

PARAMETER	VALUE RANGE
PRE DELAY -> FEEDBACK LEVEL	O to 120% (DEFAULT 0%)
GATE TIME -> DELAY TIME	10 to 450ms
OUTPUT> OUTPUT LEVEL	0 to 99
EQUALIZER → EQUALIZER	same as NON LINEAR (DEFAULT BOOST/CUT 0)

The remaining buttons functioning as in NON LINEAR MODE.

9

PRECAUTIONS

WRITE function remains active; be sure not to write over existing NON LINEAR parameters.

DELAY TIME

Time delay would differ from what it should be, if ROM version is 1.4 or below. Should this happen turn the power OFF; reenter the DELAY mode. Alternatively, replace the ROM with one of Ver. 1.5 and up.

2. LEVEL LED CALIBRATION

With DELAY mode

Setup

INPUT ATT:

center +4dBm

UNIGAIN:

OUTPUT LEVEL: 00

Test signal

+4dBm (1.23V rms), 1kHz, sine into INPUT jack

- 2-1. Set LEVEL METER ADJ. (VR1 Analog board) so that LEDs up to 0dBm light up.
- 2-2. Push UNIGAIN to -20dBm; all LEVEL LEDs should be lit.
- 2-3. Lower the test signal to -20dBm (0.0775V rms): +6 LED should go off then +3 LED. The 0dBm LED and below should remain lit as in step 2-1.

3. DAC OUT LEVEL

With DELAY mode

Setup

INPUT ATT:

center UNIGAIN: -20dBm

OUTPUT LEVEL: 99

Test signal

-20dBm (0.0775V rms), 1kHz, sine into INPUT jack

Use oscilloscope with a trigger on SAHA (connect TRIG to TP3, Analog Board).

- 3-1. Determine the signal level at TP-4 (Analog Board); note the reading.
- 3-2. Connect scope to TP-2 of Analog board.
- 3-3. Adjust GAIN ADJ (VR2, Analog Board) for the same reading as in TP-4.
- 3-4. Verify the same reading at TP-1.

注意

WRITE ボタンは通常モードの時と同じ機能がありますの で、書込み操作を行なうとメモリの内容が変わってしまい ます。

ディレイ・タイム

ディレイタイムが設定した値に対応しないことがあります。 この様な場合には、一旦電源を切った後、再びテストモー ドに入ると合致します。ただし、 Ver. 1.5 以降の ROM (ディジタル・メインボードの IC308)ではこの現象が起り ません。

2.レベルLED較正

(ディレイモード)

設定 - INPUT ATT = センター UNIGAIN = +4dBm OUTPUT LEVEL = 00 テストシグナルー + 4dBm (1.23 Vrms)、1KHzの サイン波を INPUT ジャックへ

- 2-1. LEVEL METER ADJ(VRI、アナログ・ボー ド)を調整して0dBmまでのLEDを点灯させる。
- 2-2. UNIGAINを押す。+6までのLEDが全て点灯 する。
- 2-3. テストシグナルを-20dBmに下げる。+6続いて +3のLEDが消灯しなければならない。

3.D/Aコンバータ出力

(ディレイモード)

設定 - INPUT ATT = センター UNIGAIN = $-20 \, dBm$ OUTPUT LEVEL = 99 のサイン波を INPUT ジャックへ加える。 オシシロの 同期はSAHA (アナグロ・ボードのTP-3) 信号でとる。

- 3-1. アナログボード TP-4の値をオシシロで測定する。
- 3-2. オシシロをTP-2へ接続する。
- 3-3. TP-2の値がTP-4の値と等しくなるように、 GAIN ADJ(VR2)を調整する。
- 3-4. TP-1 も同じ値であることを確認する。

SRV-2000 DEC. 1985

4. OUTPUT LEVEL

To be continued from step 3-4.

- 4-1. Set OUTPUT to 60; turn BALANCE fully to DIRECT.
- 4-2. Verify -20dBm +1, -0 output at OUTPUT A iack.
- 4-3. Turn BALANCE fully to REV. Verify the same output level as in 4-2.
- 4-4. Repeat 4-1 to 4-3 for OUTPUT B jack.

5. MAXIMUM OUTPUT LEVEL

With DELAY mode

Setup

INPUT ATT:

center UNIGAIN: -20dBm

OUTPUT LEVEL: 99

Test signal

1kHz, sine, level: to be set as follows

5-1. Verify distortion-free output at A and B OUTPUT jacks under the conditions below:

> BALANCE at fully DIR with -4dBm (0.39V rms) input

> BALANCE at fully REVERB with -6dBm (0.387 V rms) input

4.OUTPUTレベル

この調整は3-4に引き続いて行なう。

- 4 − 1. OUTPUTを60にセットし、BALANCEをDI-RECT 側へ一杯にまわす。
- 4-2. OUTPUT. Aのジャックにおけるレベルが-20dBmであることを確認する。
- 4-3. BALANCEをREV側へ一杯にまわす。レベルに 変化の無いことを確認。
- 4-4. $4-1\sim4-3$ \approx OUTPUT. B \tilde{y} \approx γ γ γ γ γ γ 行なう。

5.最大出力レベル

(ディレイモード)設定

以下の設定時に OUTPUT. Aおよび Bジャックの出力 に歪が無いことを確認。


INPUT ATT :センター


UNIGAIN $: -20 \, dBm$

OUTPUT LEVEL: 99

BALANCE = DIR 入力信号=-4dBm(0.39Vrms)

BALANCE=REV 入力信号=-6dBm(0.387Vrms)







Mar.

Total Control

SWITCH BOARD 7412612000 (pcb 2292017500)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36





μPD7537C-014

Top View

		 	7
1	RESET	v _{ss}	42
2	aı	GND	41
3	a.2	SCR	40
4	Y _{PFE} ;	NC	39
5	Y _{LOAD}	SI	38
8	а	f	37
7	ь	9	36
8	k	ω	35
9	J	r	34
10	h	р	33
11	m	n	32
12	С	d	31
13	DII	DP	38
14	D10	D8	29
15	D9	D1	28
16	D8	D2	27
17	D15	D3	26
18	D14	D4	25
19	D13	D5	24
28	D12	D6	23
21	V _{DO}	D7	22


View from foil side

DESIGNATION	PIN NO.	FUNCTION		
RESET	1	HI LEVEL RESET		
CL.1	2	400KHz OSCILATOR INPUT		
CL2	3	400KHz OSCILATOR INPUT		
V PRE	4	HI VOLTAGE OUTPUT BUFFER BIAS VOLTAGE INPUT		
V LOAD	5	PULLDOWN RESISTER LOAD		
a	6			
b	7			
l k	8			
j	9	FIP DISPLAY SEGMENT OUTPUT		
h	10			
m	11			
С	12	AN MARINANIA PERSONANI PENDANI		
D11	13			
D10	14			
D9	15			
D8	16	FIP DISPLAY GRID OUTPUT		
D15	17	TIT DISTERT WILD OUT OF		
D14	18			
D13	19			
D12	20			
V DD	21	+5V		


DESIGNATION	PIN NO.	FUNCTION
D7	22	
D6	23	
D5	24	
D4	25	FIP DISPLAY GRID OUTPUT
D3	26	FIF DISPLAT GRID OUTPUT
D2	27	
D1	28	
DO	29	
DP	30	
d	31	
n	32	
р	33	FIP DISPLAY SEGMENT OUTPUT
r	34	111 DISTER! SEGIETT OUT OF
e	35	
g f	36	
	37	
SI	38	SERIAL DATA INPUT
NC	39	NON CONNECTION
_SCK	40	SERIAL CLOCK INPUT
GND	41	GND
V SS	42	GND

DIGITAL MAIN BOARD 7412608000 (pcb 2292017702)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40



HD63B50 CMPS ACIA (Asynchronous Communications Interface Adapter) BLOCK DIAGRAM



74F139DUAL 1-of-4 Decoder

Truth Table

Inputs			Outputs			
Ē	A ₀	A ₁	\overline{O}_0	\overline{O}_1	\overline{O}_2	\overline{O}_3
H L L	X L H	X L L	H L H	Н Н L Н	H H H L	Н Н Н
<u> </u>	Н	Н	н	Н	Н	L L


H = HIGH Voltage Level L = LOW Voltage Level X = Immaterial

μ**Α7805C**

(TOP VIEW)




TO-220AB




POWER SUPPLY BOARD

7412606000 (pcb 2292017400)


ANALOG BOARD 7412611000 (pcb 2292017202)










VOLUME BOARD 7412613000 (pcb 2292017301)










GATE ARRAY BOARD

7412610005

(pcb 2292017601)

2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18





MIDI IMPLEMENTATION

```
14 FREQUENCY OF MIDDLE FILTER

0 - 127 (80H - 7FH) : 6.25 - 9.99 kHz

15 BOOST/CUT OF MIDDLE FILTER

-24 - -1 (60H - 7FH) : -24 - -1 4B

0 - 12 (80H - 8CH) : 8 - +12 dB

16 FREQUENCY OF LOW FILTER

8 - 29 (80H - 1DH) : 8.84 - 1.80 kHz

17 BOOST/CUT OF LOW FILTER

-24 - -1 (60H - 7FH) : -24 - -1 4B

8 - 12 (80H - 8CH) : 9 - +12 dB
1. RECOGNIZED RECEIVE DATA
                                                                                                                               Description
  1100 nnnn 0ppp pppp
                                                                                                                                Program Change
   1611 nnnn 9111 1199 6606 6006
1611 nnnn 9111 1161 6606 6006
                                                                                                                                                                                                                                                                                                                    c. Continuous veluas of 'FURTHER LEVEL'
                                                                                                                                                                                                                                                                                                                          18 REVERBERATION DENSITY 8 - 9: 8 - 9
19 ATTACK LEVEL OF EARLY REFLECTIONS 8 - 9: 8 - 9
20 ATTACK TIME OF EARLY REFLECTIONS 8 - 9: 8 - 9
21 DENSITY OF EARLY REFLECTIONS 8 - 9: 9 - 9
22 LEVEL OF EARLY REFLECTIONS 8 - 9: 9 - 99
When one of the following exclusive messages is recognized, any other messages will be ignored for 10 ms. milliseconds.
      A. PCR which indicates 'MEMORY NUMBER' resding data.
                                                                        Dascription
                                    Byta
                      D APR (All parameters which indicates 'NON LINEAR' parameters.
                                                                                                                                                                                                                                                                                          'NON LINEAR' parameters
(19 bytes total)
                                                                                                                                                                                                                                                                                                     0 vvv vvvv
I 1111 0111 End of System Exclusive
      B. PCR which indicates 'MEMORY NUMBER' writing data.
                                                                                                                                                                                                                                                                                           Note:

* Dats (values) format
                                                                        Description
                                  Byto
                    a. Bli data (1 byte) bits 2-6 are not usad
                                                                                                                                                                                                                                                                                                                                          bit 1 ROOM SIMULATION | bit 8 REVERB/NON LINEAR
                                                                                                                                                                                                                                                                                                                 b. Continueus velues
                                                                                                                                                                                                                                                                                                                             2 PRE-DELAY 0 - 120 (00H - 78H) : 0 - 120 ms
     C. APR (All parameters) which indicates 'REVERB' parameter.
                   Byte Description

1111 0000 Exclusive stetus
b 0100 0001 1010 Code = APR (oll persenters)
d 0000 nnnn Unit # = MIDI besic chennel, nnnn = 0 - 15
where nnnn + 1 = chennel #
e 010 0000 Erretter type
f 0010 0000 Erretter type
f 0000 0001 Fermet type
f 0010 0000 Erretter type
f 001
                                                                                                                                                                                                                                                                                                                              'REVERB' peramaters
(17 or 22 bytes total)
                       0vvv vvvv
1 1111 0111 End of System Exclusive
                                                                                                                                                                                                                                                                                                                       13 FREQUENCY OF HIGH FILTER
40 - 127 (28H - 7FH): 0.00 - 9.99 kHz
14 BOOST/CUT OF HIGH FILTER
0 - 12 (08H - 7FH): -24 - -1 dB
0 - 12 (08H - 9CH): 0.24 - -1 dB
15 Q OF MIDDLE FILTER
16 FREQUENCY OF MIDDLE FILTER
17 BOOST/CUT OF MIDDLE FILTER
18 0 - 12 (08H - 7FH): 0.25 - 9.99 kHz
19 FREQUENCY OF LOW FILTER
0 - 12 (08H - 7FH): -24 - -1 dB
10 FREQUENCY OF LOW FILTER
0 - 29 (08H - 1DH): 0.04 - 1.00 kHz
19 BOOST/CUT OF LOW FILTER
0 - 12 (08H - 9CH): 0.04 - 1.00 kHz
10 BOOST/CUT OF LOW FILTER
0 - 12 (08H - 9CH): 0.04 - 1.00 kHz
0 - 12 (08H - 9CH): 0.04 - 1.10 dB
              Nota:
* Deta (velues) fermat
                                 a. Blt date (1 byte) blte 2-6 are net used
                                                           : bit 1 ROOM SIMULATION : bit 0 REVERB/NON LINEAR :
                                     b. Continuous valuas
                                                                                                                                                                                                                                                                           2. 2 Recognized receive exclusive massage for the 'MEMORY NUMBER' Teble
                                                 2 PRE-DELAY 0 - 120 (00H - 70H) : 0 - 120 ms
                                                                                                                                                                                                                                                                                A. BLD (Bulk dump) for Memory Number Table contants.
                                                                                                                                                                                                                                                                                                                                                                           Dascription
                                                                                                                                                                                                                                                                                                 | Date | 
                                                   6 0WH
Where WXYZH = 1 - 998 (000111-03DEH)
This value indicates the REVERH 11MF ; 0.1 - 99 s
                                          the 'MEMORY NUMBERS' to be stored into the Table
                                                                                                                                                                                                                                                                                                                                                   In saquence vvvvv = \theta - 31 where vvvv + 1 = MEMORY NUMBER (1 - 32) (128 bytas total for program # \theta - 127)
                                                                                                                                                                                                                                                                                                    000v vvvv
k 1111 0111 End of Systam Exclusive
```